74LS112是一款带预置和清除端的两组J-K触发器，具有以下引脚图和功能说明：
引脚图
CLK1、 CLK2：时钟输入端（下降沿有效）。
J1、 J2、 K1、 K2：数据输入端。
Q1、 Q2、 /Q1、 /Q2：输出端。
CLR1、 CLR2：直接复位端（低电平有效）。
PR1、 PR2：直接置位端（低电平有效）。
功能说明
J-K触发器：74LS112包含两组J-K触发器，每组触发器有两个输入端（J1、K1）和一个输出端（Q1、/Q1）。
时钟输入：时钟信号从CLK1和CLK2输入，且在下降沿有效。
数据输入：数据通过J1、J2、K1、K2输入到触发器中。
输出：Q1和/Q1在稳态输入建立前保持上一次的状态，Q2和/Q2在稳态输入建立前为高电平。
复位和置位：通过CLR1和CLR2可以直接复位触发器，通过PR1和PR2可以直接置位触发器。
工作条件
电源电压：54/74S112为5.5V，54/74LS112为7V。
输入电压：54/74S112为5.5V，54/74LS112为7V。
工作环境温度：-65℃至150℃。
贮存温度：-65℃至150℃。
推荐工作条件：TA = 25℃。
电特性
最大时钟频率：fmax。
输出延迟时间：tPLH（输出由低到高电平传输延迟时间）和tPHL（输出由高到低电平传输延迟时间）。
这些信息可以帮助您更好地理解74LS112的工作原理和应用。建议在实际应用中参考具体的数据手册和设计指南，以确保正确使用该元件。